ADC dấu phảy tĩnh

Các ADC thông thường nêu ở mục trên thực hiện số hóa với các mức tín hiệu cách đều, và cho ra kết quả là số integer nhị phân, biểu diễn giá trị tín hiệu. Nó được gọi là kiểu dấu phảy tĩnh. Tuy nhiên thuật ngữ "dấu phảy tĩnh" không cần nhắc tới nếu không có nhu cầu phân biệt.

Ví dụ ADC 16 bit nhị phân cho ra giá trị mã từ -16383 đến +16383, lỗi xấp xỉ tín hiệu là ≈10−5, đáp ứng tốt nhu cầu số hoá âm nhạc thông thường. Trong ứng dụng âm nhạc thì không cần quan tâm giá trị tuyệt đối phải là chính xác, nên việc thích ứng với cường độ âm thanh thực hiện bằng chỉnh chiết áp khuếch đại là đủ.

Trong đo lường hay ứng dụng cần giá trị chính xác, thì ADC này chỉ đáp ứng dải động xác định.

ADC dấu phảy động

Trong các thiết bị đo lường có dải động rộng thì sử dụng ADC dấu phảy động. Kiến trúc của ADC nầy gồm có hai phần:

1. Tiền khuếch đại có độ khuếch điều khiển nhị phân, với số bit điều khiển là số bit đặc tính của kết quả.
2. ADC dấu phảy tĩnh, có số bit chính là số bit định trị của kết quả.

Hoạt động của ADC nầy có hai kỳ. Kỳ 1, xác định bit đặc tính để tiền khuếch đại cho ra tín hiệu có độ lớn trong dải động của ADC chính, trong đó giá trị đặc tính cao thì độ khuếch thấp. Kỳ 2, ADC chính số hóa.

Các lỗi đặc trưng

• Đặc trưng biến đổi phi tuyến
• Trôi điểm không do trôi phông của các phần tử tuyến tính trong hay ngoài chip.
• Nhảy sai mức hiện ra ở dạng quá rộng hay quá cao, do ảnh hưởng nhiễu và dải bất định ở mức ngưỡng so sánh gây ra.
• Lỗi lệch thời hay "skew", xảy ra ở ADC ghép kênh. ADC ghép kênh phải tuần tự biến đổi cho các tín hiệu vào, nên tín hiệu vào được lấy mẫu không cùng thời điểm. Một số thiết bị đã bố trí microprocessor tính hiệu đính skew để đưa về cùng thời điểm.
• Lỗi Aliasing: khi bộ lọc cắt tần cao không đủ mạnh, các nhiễu tần số cao lọt vào.

Lấy mẫu lố (oversampling)

Do công nghiệp chế tạo hiện cho ra ADC tốc độ nhanh và giá rẻ, nên chỉ tiêu tần số số hóa của chip thường cao hơn nhu cầu của mạch ứng dụng. Mặt khác, mạch ứng dụng thường thiết kế với nhiều nhịp số hóa chọn được. Nhằm khai thác tối đa năng lực ADC và tránh phải bố trí mạch lọc anti-alias cho mỗi mức nhịp số hóa, kỹ thuật Oversampling được vận dụng.

Nội dung của kỹ thuật Oversampling là, tín hiệu được số hóa ở tần cao hơn K lần tần yêu cầu làm việc, sau đó kết quả được xử lý bằng "kỹ thuật lọc số", rồi cộng chúng lại theo bước số hóa yêu cầu.[6]

Kết quả cộng cho ra độ phân giải cao hơn độ phân giải danh định ∆V của chip, ví dụ đạt được mức 20 bit bằng ADC 16 bit, tức là tăng 4 bit. Nếu cộng K số lại (cộng không có phủ chồng) thì gia tăng bit cao nhất là cỡ log2(K)/2, tuy nhiên độ phân giải thực tế bị chặn bởi độ rộng của dải bất định của comparator khi chuyển mức giữa hai mức kề nhau, và tùy thuộc chất lượng của chip sử dụng.[7] Điều này được giải thích như sau:

Trường hợp ADC lý tưởng thì ngưỡng lý tưởng phân biệt ra mức tín hiệu (L)∆V và (L+1)∆V nằm ở giữa. Trong thực tế comparator có lỗi bất định ở dải có độ rộng là δV, tức là giá trị tín hiệu rơi vào dải đó sẽ cho ra hoặc là L hoặc là L+1. Khi đó oversampling dùng chip có độ phân giải ∆V thì chỉ đạt độ phân giải cao nhất là cỡ δV. Đó là giới hạn tối đa lấy mẫu lố của kiểu chip xác định.

Oversampling gặp lỗi nếu quan sát tín hiệu DC hoặc biến đổi quá chậm, ví dụ tín hiệu DC vào ở mức (L + 0,7) ∆V, kết quả số hóa sẽ luôn là L+1, và Oversampling không tăng được cái gì cả. Để khắc phục thì người ta đưa vào một lượng nhiễu răng cưa nhỏ biết trước, và loại đi trong kết quả cộng.